### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-043454

(43)Date of publication of application: 08.02.2002

(51)Int.Cl.

H01L 23/12

(21)Application number: 2000-221615 (71)Applicant: HITACHI CHEM CO LTD

(22)Date of filing:

24.07.2000

(72)Inventor: NAKAMURA MASANORI


TAMURA TADASHI

(54) METHOD FOR MANUFACTURING SUBSTRATE FOR SEMICONDUCTOR PACKAGE, METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE USING THE METHOD, AND SUBSTRATE FOR SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR PACKAGE USING THESE METHODS

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method (a) for manufacturing a substrate for a semiconductor package that is superior in miniaturization, where, even if an outer layer circuit is also plated using the same kind of material as internal connection terminals to enhance the connections, there is a little variation in the film thickness of plating, and that has a superior wire-bonding property of the internal connection terminals and has a superior connection reliability of outside connection terminals.

SOLUTION: A substrate 10 that comprises an opening part to be a cavity at a position for mounting a semiconductor chip and a copper foil 15 is laminated over and adhered to a substrate 20 that comprises at least the internal connection terminals 21 to be connected to the semiconductor chip inside of the cavity, a protective film 13 is formed on the surface of the



copper foil, a plating 22 for enhancing the connections is carried out on the surface of the internal connection terminals 21 exposed into the cavity, the protective film 13 on the surface of the copper foil is removed, a hole 30 to be a through hole is opened, a hole inner wall and a cavity inner wall are metallized, unnecessary positions of the copper foil and unnecessary metals are removed by etching, and the internal connection terminals are exposed and the outer layer circuit 26 is formed.

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-43454 (P2002-43454A)

(43)公開日 平成14年2月8日(2002.2.8)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

H01L 23/12

H01L 23/12

w

審査請求 未請求 請求項の数14 〇L (全 9 頁)

(21)出願番号

特願2000-221615(P2000-221615)

(22) 出顧日

平成12年7月24日(2000. /. 24)

(71)出願人 000004455

日立化成工業株式会社

東京都新宿区西新宿2 丁目1番1号

(72)発明者 中村 正則

茨城県下館市大字小川1500番地 日立化成

工業株式会社下館事業所内

(72)発明者 田村 国史

茨城県下館市大字小川1500番地 日立化成

エレクトロニクス株式会社内


(54) 【発明の名称】 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ

(57)【要約】


(修正有)

【課題】小型化にすぐれ、外層回路にも内部接続端子と同じ種類の、接続を強化するめっきを行う場合でも、めっきの膜厚のばらつきが少なく、内部接続端子の安続信頼性 ボンディング性に優れ、かつ外部接続端子の接続信頼性に優れた半導体パッケージ用基板の製造方法。

【解決手段】半導体チップを搭載する箇所にキャビティとなる開口部を有すると共に銅箔15を有する基板10を、キャビティの内側となる箇所に少なくとも半導体チップと接続する内部接続端子21を有する基板20の上に重ねて積層接着し、銅箔の表面に保護膜13を形成し、キャビティ内に露出した内部接続端子21の表面に接続を強化するためのめっき22を行い、銅箔の表面の保護膜13を除去し、スルーホールとなる穴30をあけ、穴内壁とキャビティ内壁とを金属化し、銅箔の不要な箇所と不要な金属をエッチング除去して、内部接続端子を露出すると共に外層回路26を形成する。



(b) 13 保護職 2.2 接続を強化するためのめっき



(d) 31 スルーホール 26 外は傾路



### 【特許請求の範囲】

【請求項1】半導体チップを搭載する箇所に、キャビティを有し、そのキャビティ内に半導体チップと接続する内部接続端子を有する半導体パッケージ用基板の製造方法において、キャビティとなる開口部を有すると共に銅箔を有する基板を、キャビティの内側となる箇所に少なくとも半導体チップと接続する内部接続端子を有する基板の上に重ねて積層接着し、銅箔の表面に保護膜を形成し、キャビティ内に露出した内部接続端子の表面に接続を強化するためのめっきを行い、銅箔の表面の保護膜を除去し、スルーホールとなる穴をあけ、穴内壁とキャビティ内壁とを金属化し、銅箔の不要な箇所と不要な金属をエッチング除去して、内部接続端子を露出すると共に外層回路を形成する工程を有する半導体パッケージ用基板の製造方法。

【請求項2】半導体チップを搭載する箇所に、キャビティを有し、そのキャビティ内に半導体チップと接続する内部接続端子を有する半導体パッケージ用基板の製造方法において、キャビティとなる開口部を有する基板を、キャビティの内側となる箇所に少なくとも半導体チップと接続する内部接続端子を有すると共に銅箔を有する基板の上に重ねて積層接着し、銅箔の表面に保護膜を形成し、キャビティ内に露出した内部接続端子の表面に接続を強化するためのめっきを行い、銅箔の表面の保護膜を除去し、スルーホールとなる穴をあけ、穴内壁とキャビティ内壁とを金属化し、銅箔の不要な箇所と不要な金属をエッチング除去して、内部接続端子を露出すると共に外層回路を形成する工程を有する半導体パッケージ用基板の製造方法。

【請求項3】半導体チップを搭載する箇所に、キャビテ ィを有し、そのキャビティ内に半導体チップと接続する 内部接続端子を有する半導体パッケージ用基板の製造方 法において、キャビティとなる開口部を有すると共に銅 箔を有する基板を、キャビティの内側となる箇所に少な くとも半導体チップと接続する内部接続端子を有すると 共に銅箔を有する基板の上に重ねて積層接着し、銅箔の 表面に保護膜を形成し、キャビティ内に露出した内部接 続端子の表面に接続を強化するためのめっきを行い、銅 箔の表面に保護膜を形成し、キャビティ内に露出した内 部接続端子の表面に接続を強化するためのめっきを行 い、銅箔の表面の保護膜を除去し、スルーホールとなる 穴をあけ、穴内壁とキャビティ内壁とを金属化し、銅箔 の不要な箇所と不要な金属をエッチング除去して、内部 接続端子を露出すると共に外層回路を形成する工程を有 する半導体パッケージ用基板の製造方法。

【請求項4】キャビティの内側となる箇所に少なくとも 半導体チップと接続する内部接続端子を有する基板が、 複数枚であって、下の基板の内部接続端子が露出するよ うに、上の基板に開口部を設ける工程を有する請求項1 ~3に記載の半導体パッケージ用基板の製造方法。 【請求項5】キャビティの内側となる箇所に少なくとも 半導体チップと接続する内部接続端子を有する基板の裏 面に、半導体チップの放熱のためのヒートシンクを貼り 合わせる工程を有する請求項1~4のうちいずれかに記 載の半導体パッケージ用基板の製造方法。

【請求項6】基板20に開口部を設け、半導体チップを 搭載する箇所に直接ヒートシンクが露出するように構成 する工程を有する請求項5に記載の半導体パッケージ用 基板の製造方法。

【請求項7】穴内壁を金属化すると共に、キャビティ内部に露出している内層回路の表面も金属化する請求項1~6のうちいずれかに記載の半導体パッケージ用基板の製造方法。

【請求項8】銅箔の不要な箇所をエッチング除去するときに、キャビティ内の不要な金属化部分もエッチング除去する請求項1~7のうちいずれかに記載の半導体パケージ用基板の製造方法。

【請求項9】外層回路が、他の基板との接続を行う外部接続端子を有する請求項1~8のうちいずれかに記載の半導体パッケージ用基板。

【請求項10】外部接続端子を形成した後に、その表面に接続を強化する金属を形成する請求項9に記載の半導体パッケージ用基板の製造方法。

【請求項11】請求項1~10のうちいずれかに記載の 方法により製造された半導体パッケージ用基板。

【請求項12】請求項1~10のうちいずれかに記載の 方法で製造された半導体パッケージ用基板のキャビティ 部に半導体チップを搭載する工程を有する半導体パッケ ージの製造方法。

【請求項13】キャビティ内の半導体チップを、封止樹脂で封止する工程を有する請求項12に記載の半導体パッケージの製造方法。

【請求項14】請求項12または13に記載の方法により製造された半導体パッケージ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体パッケージ 用基板の製造方法とその方法を用いた半導体パッケージ の製造方法及びこれらの方法を用いた半導体パッケージ 用基板と半導体パッケージに関する。

[0002]

【従来の技術】従来、半導体チップを搭載する箇所に、キャビティを有し、そのキャビティ内に半導体チップと接続する内部接続端子を有する半導体パッケージ用基板の製造方法においては、図4(a)に示すように、キャビティとなる開口部を有する基板110を、キャビティの内側となる箇所に少なくとも半導体チップと接続する内部接続端子121を有する基板120の上に重ね、さらにそのキャビティとなる開口部を有する基板110の上に、銅箔105を貼り合わせた基板であって内部接続

端子121を保護するための基板100を重ねて積層接着し、図4(b)に示すように、スルーホールとなる穴130をあけ、図4(c)に示すように、穴130の内壁を金属化してスルーホール131とし、銅箔105の不要な箇所をエッチング除去して外層回路126を形成した後に、図4(d)に示すように、内部接続端子121を保護するための基板100に、キャビティを形成するための開口部をザグリ加工などで形成し、外層回路126の表面にソルダーレジスト127を形成し、キャビティ内に露出した内部接続端子121の表面に、接続を強化するためのめっき122を行うことが知られている。

### [0003]

【発明が解決しようとする課題】このような半導体パッケージ用基板の製造は、キャビティを形成するための開口部をザグリ加工で形成すると、ザグリ加工のときの加工誤差があるので、その加工誤差分を、図4(e)や図4(f)に示すように、接続端子121の面積を広くしたり、外層回路126の形成を避けなければならないので、近年の発達に伴う半導体パッケージの小型化にはあまり適していないという課題がある。

【0004】更に、外層回路126にも内部接続端子121と同じ種類の、接続を強化するためのめっき122を行うことがあり、その場合には、外層回路126とめっき電極との距離と、内部接続端子121とめっき電極との距離が異なるため、めっきの膜厚バラツキが大きく、内部接続端子121上のめっき厚さは薄く、外層回路126上のめっき厚さは厚くなる傾向があり、内部接続端子121のワイヤボンディング性が低下し、外層回路126の半田接続信頼性が低下するという課題がある。

【0005】本発明は、小型化にすぐれ、外層回路にも 内部接続端子と同じ種類の、接続を強化するめっきを行 う場合でも、めっきの膜厚のばらつきが少なく、内部接 続端子のワイヤボンディング性に優れ、かつ外部接続端 子の接続信頼性に優れた半導体パッケージ用基板の製造 方法とその方法を用いた半導体パッケージの製造方法及 びこれらの方法を用いた半導体パッケージ用基板と半導 体パッケージを提供することを目的とする。

#### [0006]

【課題を解決するための手段】本発明は以下のことを特徴とする。

(1) 半導体チップを搭載する箇所に、キャビティを有し、そのキャビティ内に半導体チップと接続する内部接続端子を有する半導体パッケージ用基板の製造方法において、キャビティとなる開口部を有すると共に銅箔を有する基板を、キャビティの内側となる箇所に少なくとも半導体チップと接続する内部接続端子を有する基板の上に重ねて積層接着し、銅箔の表面に保護膜を形成し、キャビティ内に露出した内部接続端子の表面に接続を強化

するためのめっきを行い、銅箔の表面の保護膜を除去し、スルーホールとなる穴をあけ、穴内壁とキャビティ内壁とを金属化し、銅箔の不要な箇所と不要な金属をエッチング除去して、内部接続端子を露出すると共に外層回路を形成する工程を有する半導体パッケージ用基板の製造方法。

- (2)半導体チップを搭載する箇所に、キャビティを有し、そのキャビティ内に半導体チップと接続する内部接続端子を有する半導体パッケージ用基板の製造方法において、キャビティとなる開口部を有する基板を、キャビティの内側となる箇所に少なくとも半導体チップと接続する内部接続端子を有すると共に銅箔を有する基板の上に重ねて積層接着し、銅箔の表面に保護膜を形成し、キャビティ内に露出した内部接続端子の表面に接続を強化するためのめっきを行い、銅箔の表面の保護膜を除去し、スルーホールとなる穴をあけ、穴内壁とキャビティ内壁とを金属化し、銅箔の不要な箇所と不要な金属をエッチング除去して、内部接続端子を露出すると共に外層回路を形成する工程を有する半導体パッケージ用基板の製造方法。
- (3) 半導体チップを搭載する箇所に、キャビティを 有し、そのキャビティ内に半導体チップと接続する内部 接続端子を有する半導体パッケージ用基板の製造方法に おいて、キャビティとなる開口部を有すると共に銅箔を 有する基板を、キャビティの内側となる箇所に少なくと も半導体チップと接続する内部接続端子を有すると共に 銅箔を有する基板の上に重ねて積層接着し、銅箔の表面 に第1の保護膜を形成し、キャビティ内に露出した内部 接続端子の表面に接続を強化するためのめっきを行い、 銅箔の表面に保護膜を形成し、キャビティ内に露出した 内部接続端子の表面に接続を強化するためのめっきを行 い、銅箔の表面の保護膜を除去し、スルーホールとなる 穴をあけ、穴内壁とキャビティ内壁とを金属化し、銅箔 の不要な箇所と不要な金属をエッチング除去して、内部 接続端子を露出すると共に外層回路を形成する工程を有 する半導体パッケージ用基板の製造方法。
- (4)キャビティの内側となる箇所に少なくとも半導体 チップと接続する内部接続端子を有する基板が、複数枚 であって、下の基板の内部接続端子が露出するように、 上の基板に開口部を設ける工程を有する(1)~(3) に記載の半導体パッケージ用基板の製造方法。
- (5)キャビティの内側となる箇所に少なくとも半導体 チップと接続する内部接続端子を有する基板の裏面に、 半導体チップの放熱のためのヒートシンクを貼り合わせ る工程を有する(1)~(4)のうちいずれかに記載の 半導体パッケージ用基板の製造方法。
- (6)基板に開口部を設け、半導体チップを搭載する箇所に直接ヒートシンクが露出するように構成する工程を有する(5)に記載の半導体パッケージ用基板の製造方法。

(7) 穴内壁を金属化すると共に、キャビティ内部に露出している内層回路の表面も金属化する(1)~(6)のうちいずれかに記載の半導体パッケージ用基板の製造方法。

(8) 銅箔の不要な箇所をエッチング除去するときに、キャビティ内の不要な金属化部分もエッチング除去する (1)~(7)のうちいずれかに記載の半導体パケージ 用基板の製造方法。

(9)外層回路が、他の基板との接続を行う外部接続端子を有する(1)~(8)のうちいずれかに記載の半導体パッケージ用基板。

(10)外部接続端子を形成した後に、その表面に接続を強化する金属を形成する(9)に記載の半導体パッケージ用基板の製造方法。

(11)(1)~(10)のうちいずれかに記載の方法により製造された半導体パッケージ用基板。

(12)(1)~(10)のうちいずれかに記載の方法で製造された半導体パッケージ用基板のキャビティ部に 半導体チップを搭載する工程を有する半導体パッケージの製造方法。

(13)キャビティ内の半導体チップを、封止樹脂で封止する工程を有する(12)に記載の半導体パッケージの製造方法。

(14)(12) または(13) に記載の方法により製造された半導体パッケージ。

#### [0007]

【発明の実施の形態】本発明によって、半導体チップを 搭載する箇所に、キャビティを有し、そのキャビティ内 に半導体チップと接続する内部接続端子を有する半導体 パッケージ用基板を製造するには、図1(a)に示すよ うに、キャビティとなる開口部を有すると共に銅箔15 を有する基板10を、キャビティの内側となる箇所に少 なくとも半導体チップと接続する内部接続端子21を有 する基板20の二に重ねて積層接着し、図1(b)に示 すように、銅箔15の表面に保護膜13を形成し、キャ ビティ内に露出した内部接続端子21の表面に接続を強 化するためのめっき22を行い、図1(c)に示すよう に、銅箔15の表面の保護膜13を除去し、スルーホー ル31となる穴30をあけ、図1(d)に示すように、 穴30の内壁とキャビティの内壁とを金属化して、スル ーホール31を形成して、図1(e)に示すように、銅 箔15の不要な箇所とキャビティ内の不要な金属とをエ ッチング除去して、外層回路26を形成することと、内 部接続端子21の露出とを行うことができる。この外層 回路26は、上記の説明では、キャビティとなる開口部 を有する基板10に貼り合わされた銅箔15を加工して 形成しているが、銅箔15は、かならずしもキャビティ となる開口部を有する基板10の側に貼り合わされてい なくてもよく、図3(a)に示すように、内部接続端子 を有する基板20に貼り合わされていてもよく、また、

図3(b)に示すように、その両方の基板に貼り合わされていてもよい。また、キャビティの内側となる箇所に少なくとも半導体チップと接続する内部接続端子21を有する基板20は、図3(c)に示すように、複数枚であってもよく、その場合には、下の基板201の内部接続端子21が露出するように、上の基板202に開口部を設けなければならない。

【0008】この半導体パッケージ用基板には、キャビティの内側となる箇所に少なくとも半導体チップと接続する内部接続端子21を有する基板20の裏面に、図3(d)に示すように、半導体チップの放熱のためのヒートシンク41を貼り合わせることができ、さらに、図3(e)に示すように、基板20に開口部を設け、半導体チップを搭載する箇所に直接ヒートシンク41が露出するように構成することもできる。このヒートシンク41の形状は、図3(d)に示すような金属板でもよく、また、図3(e)に示すような突出部を有するものでもよい。

【0009】本発明の、キャビティとなる開口部を有すると共に銅箔15を有する基板10には、配線板に通常に使用する銅張り積層板を用いることができ、キャビティとなる開口部は、金型による打ち抜き、あるいは、ルータによる加工などによって形成することができる。

【0010】キャビティの内側となる箇所に少なくとも 半導体チップと接続する内部接続端子21を有する基板 20には、上記のキャビティとなる開口部を有すると共 に銅箔15を有する基板10と同様に、配線板に通常に 使用する銅張り積層板を用いることができ、内部接続端 子21は、その銅張り積層板の銅箔の上に内部接続端子 21の形状にエッチングレジストを形成して、不要な箇 所をエッチング除去して形成することができる。

【0011】これらの基板を重ねて積層接着するには、基板の間に、例えば、ガラス布に熱硬化性樹脂を含浸し、加熱・乾燥して、半硬化状にしたプリプレグや、ポリエチレンテレフタレートフィルム上に熱硬化性樹脂を塗布し、加熱・乾燥してドライフィルム状にした、接着シート16をはさみ、加熱・加圧して積層一体化するなどして行うことができる。

【0012】銅箔の表面に形成する保護膜13には、通常配線板に用いている、めっきレジストと呼ばれる樹脂層を形成することが好ましく、このようなめっきレジストは、エボキシ樹脂のような熱硬化性樹脂を主成分とし、硬化剤、硬化促進剤を含む樹脂組成物を溶剤に混合したインク様のものや、そのような溶液を、ポリエチレンテレフタレートフィルムなどの離型性を有するフィルムの上に塗布し、加熱・乾燥して半硬化状にしたドライフィルム状のものを用いる。インク様の溶液は、スクリーン印刷法によって印刷して必要な形状に保護膜を形成することができる。ドライフィルム状のものは、通常は、硬化剤が光照射によって硬化するものが主流で、被

めっき体にラミネートし、形成する形状に光を透過するフォトマスクを重ねて光照射し、露光しなかった部分を現像液で除去することによって保護膜13を形成することができる。

【0013】キャビティ内に露出した内部接続端子21 の表面に接続を強化するためのめっき22には、ニッケ ル、金、はんだ、白金、パラジウムなどがあり、ワイヤ ボンディングなどのためには、ニッケル下地めっきの上 に、金、あるいはパラジウム/金のめっきを行うことが 好ましい。このときのニッケル下地めっきの厚さは、1 μm以上であることが好ましく、これより薄いとニッケ ルめっきによる硬度が不足し、ワイヤボンディング性が 低下する。上限は特にないが、20μmを越えるとめっ き時間が長くなるがワイヤボンディング性はそれに比例 して向上するわけでなく、経済的でない。より好ましく は、5μm以上である。その上に行う金めっきの厚さ は、0.1μm以上であることが好ましく、これより薄 いとボンディングワイヤとの接続強度が不足し、ワイヤ ボンディング性が低下する。上限は特にないが、2μm を越えるとめっき時間が長くなるがワイヤボンディング 性はそれに比例して向上するわけでなく、経済的でな い。より好ましくは、 $0.5\mu$ m以上である。さらに は、ニッケル下地めっきの上に、パラジウムめっきを行 った後に、金めっきを行うとワイヤボンディンブした接 続箇所の接続信頼性を高めることができ好ましい。この ときのそれぞれのめっきの厚さは、合計で0.1μm以 上であることが好ましく、より好ましくは0.5μm以 上である。理由は、金めっきだけの場合と同じであり、 上限も、同様に2μmを越えると経済的でない。この接 続を強化するためのめっき22は、無電解めっきでも、 電解めっきでも行うことができ、このような無電解めっ きは、めっきする金属のイオン源と、錯化剤、還元剤、 pH調整剤、安定性を改善する添加剤などから構成され ている。めっきに先だって、被めっき体にパラジウムな どのめっき用触媒を付与し、続いて、上記のような無電 解めっき液に浸漬することによって行うことができる。 さらに、ニッケル下地めっきを行った表面に、金、ある いはパラジウム/金めっきを行うときには、下地めっき のニッケルがめっき用触媒の働きをするので、めっき用 触媒を不要する必要はない。電解めっきの場合には、内 部接続端子21と接続された電極用リードを設け、めっ きした後の工程で、これを切断する工程を設けなければ ならない。

【0014】銅箔15の表面に形成した保護膜13を除去するには、メチルエチルケトンなどのような溶剤に浸漬する方法や、水酸化ナトリウムの水溶液のようなアルカリ性の水溶液をスプレー噴霧して除去することができる。

【0015】スルーホール31となる穴30をあけるには、ドリルを用い、予め登録した穴径や位置によって、

ドリルの直径を選択し、指定された位置までドリルへッドを移動し、その位置でドリルを回転させながらドリルへッドを降下させる、数値制御されたドリルマシンで行うことが好ましい。

【0016】穴30の内壁を金属化するには、無電解め っきあるいは、無電解めっきと電解めっきで行うことが 好ましく、特に銅めっきが接続抵抗が小さく経済的であ ることからより好ましい。このような無電解めっきは、 めっきする金属のイオン源と、錯化剤、還元剤、pH調 整剤、安定性を改善する添加剤などから構成されてい る。めっきに先だって、被めっき体にパラジウムなどの めっき用触媒を付与し、続いて、上記のような無電解め っき液に浸漬することによって行うことができる。この 無電解めっきは、厚さ $1\sim25\mu$ mの範囲で行うことが 好ましく、厚さが1μm未満であると、わずかのめっき 厚さのばらつきで導体抵抗が高くなりやすく好ましくな い。この厚さが $25\mu$ mを越えても特性上では特に問題 とならないが、無電解めっきそのものが析出速度が低い ことから、長時間を要し、経済的でない。厚さを必要と する場合には、無電解めっきで電流が流れる程度に薄 く、例えば、 $0.1 \sim 2 \mu m$ 程度に析出させ、その上に 電解めっきを用いて行うのが効率的である。この電解め っきには、硫酸浴、ピロリン酸浴、ワット浴など、通常 の配線板に用いる電解めっき方法を用いることができ

【0017】この穴30の内壁を金属化するときに、同時にキャビティ内部に露出している内層回路の表面も金属化され、接続の強化のためのめっき22の上にも、そのめっき22を行っていない箇所にも金属が析出される。

【0018】銅箔15の不要な箇所をエッチング除去し て外層回路26を形成するには、上述のめっきレジスト と同様の組成物に、エッチング液に対する耐薬品性を向 上させる添加剤を用いるか組成物を調整した樹脂組成物 の溶液、あるいはドライフィルム状のエッチングレジス ト材料を用い、スクリーン印刷やフォト法によってエッ チングレジストを形成し、塩化第二銅溶液などのような エッチング液をスプレー噴霧することにより、エッチン グレジストを形成しなかった箇所の銅箔12を選択的に 除去することによって行う。このときに、上述の接続を 強化するためのめっき22は、エッチング除去のときの ストッパーとして働き、内部接続端子21はエッチング 液から保護される。そして、そのめっき22を電解めっ きによって行ったときに用いた、電極用のリードにはめ っきされていないので、エッチング除去して、内部接続 端子21を電極用リードから切断することができる。こ の銅箔15の不要な箇所をエッチング除去するときに、 キャビティ内の不要な金属化部分もエッチング除去する ことができ、上述した、穴30の内壁を金属化するとき に、同時にキャビティ内部に露出している内層回路の表

面を金属化する工程の後に、上記の工程のエッチングレジストを形成するときに、同様に、キャビティ内に露出した必要とする内層回路の箇所にもエッチングレジストを形成しておき、上記の工程の不要な銅箔15をエッチング除去するときに、同時に、不要な箇所の内層回路の部分をエッチング除去することができる。このようにして、図1(f)に示すような、放熱を行うための金属層17も形成することができる。

【0019】外層回路26に、他の基板との接続を行う 外部接続端子を形成することができ、その外部接続端子 の形状が残るようにエッチングレジストを形成すればよ い。外部接続端子を形成した後に、その表面に接続を強 化する金属を形成することもでき、この金属は、内部接 続端子12の表面に行う接続を強化するめっき22と同 様に行うことができる。このときのニッケル下地めっき の厚さは、1μm以上であることが好ましく、これより 薄いとニッケルめっきによる硬度が不足し、ワイヤボン ディング性が低下する。上限は特にないが、20μmを 越えるとめっき時間が長くなるがワイヤボンディング性 はそれに比例して向上するわけでなく、経済的でない。 より好ましくは、5µm以上である。その上に行う金め っきの厚さは、 $0.1\mu$ m以上であることが好ましく、 これより薄いとはんだボールとの接続強度が不足する。 上限は特にないが、2μmを越えるとめっき時間が長く なるがはんだボールとの接続強度がそれに比例して向上 するわけでなく、経済的でない。より好ましくは、0. 5μm以上である。さらには、ニッケル下地めっきの上 に、パラジウムめっきを行った後に、金めっきを行うと はんだボールとの接続信頼性を高めることができ好まし い。このときのそれぞれのめっきの厚さは、合計で0.  $1 \mu m$ 以上であることが好ましく、より好ましくは0. 5μm以上である。理由は、金めっきだけの場合と同じ であり、上限も、同様に2μmを越えると経済的でな

【0020】また、上記の方法で製造された半導体パッケージ用基板のキャビティ部に半導体チップを搭載すれば、半導体パッケージを製造することができ、さらには、キャビティ内の半導体チップを、封止樹脂で封止することもできる。

### [0021]

【実施例】図2(a)に示すように、両面に12μmの 銅箔15aを貼り合わせた、厚さ0.4mmのガラス布 基材エボキシ樹脂銅張り積層板であるMCL-E-67 9(日立化成工業株式会社製、商品名)にキャビティと なる開口部3aを、ルータドリル機であるNR-2C1 8(日立精工業株式会社製、商品名)によりあけ、不要 な片面の銅箔15aをエッチング除去し、開口部を有す る基板10aを準備した。両面に12μmの銅箔15b を貼り合わせた、厚さ0.1mmのガラス布基材エボキ シ樹脂銅張り積層板であるMCL-E-679(日立化

成工業株式会社製、商品名)にキャビティとなる開口部 を、ルータドリル機であるNR-2C18(日立精工業 株式会社製、商品名)によりあけ、無電解銅めっきを行 って両面の銅箔15bを電気的に接続し、開口部の壁に 導体を形成し、不要な箇所の銅をエッチング除去して、 内層回路23bと内部接続端子21bを有する基板20 bを準備した。このときの開口部は、基板10aの開口 部とほぼ同じ大きさに形成した。また、全ての内部接続 端子21bを接続するめっき用リード24bも形成し た。同様にして、両面に12µmの銅箔を貼り合わせ た、厚さO. 1 mmのガラス布基材エポキシ樹脂銅張り 積層板であるMCL-E-679(日立化成工業株式会 社製、商品名) にキャビティとなる開口部を、ルータド リル機であるNR-2C18(日立精工業株式会社製、 商品名)によりあけ、無電解銅めっきを行って両面の銅 箔を電気的に接続し、開口部の壁に導体を形成し、不要 な箇所の銅をエッチング除去して、内層回路23cと内 部接続端子21cを有する基板20cを準備した。この ときの開口部は、基板20bの開口部よりも大きく形成 した。また、全ての内部接続端子21cを接続するめっ き用リード24cも形成した。同様にして、両面に12 μmの銅箔15dを貼り合わせた、厚さ0.4mmのガ ラス布基材エポキシ樹脂銅張り積層板であるMCL-E -679(日立化成工業株式会社製、商品名)にキャビ ティとなる開口部を、ルータドリル機であるNR-2C 18 (日立精工業株式会社製、商品名)によりあけ、不 要な片面の銅箔15dをエッチング除去し、開口部を有 する基板10 dを準備した。このときの開口部は、基板 20cの開口部より大きく形成した。接着シートとし て、基板10aと基板20bの間、及び、基板20cと 基板10dの間に挟む接着シート51a,51cには、 厚さ25μmのエポキシ系ドライフィルム状の接着シー トを用い、基板20bと基板20cとの間に挟む接着シ ート52bには、絶縁性を高めるために、厚さ0.1m mのガラス布基材エポキシ樹脂プリプレグであるGEA -679(日立化成工業株式会社製、商品名)を用い た。そしてこれらの接着シート51a,51c,52b には、それぞれの基板に設けた開口部に合わせて、開口 部を打ち抜き金型で形成した。これらの材料を、図2 (a) に示すように重ね、プレス機により、180℃の 温度で、圧力を3MPaとし、90分間、加熱・加圧し て積層一体化した。このように積層一体化した多層板の めっきレジスト28として、図2(b)に示すように、 厚さ50μmのめっきレジスト用ドライフィルムである H-W440(日立化成工業株式会社製、商品名)をラ ミネートした後、ザグリ加工で内部接続端子216、2 1 cを露出させて、接続を強化するためのめっき22と して、拡大図Aに示すように、ニッケルめっき221と 金めっき222を続けて行った。このときのニッケルめ っき221は、ワット浴の無光沢ニッケル浴で、電流密

度1.3A/dm<sup>2</sup>、金めっき222は、テンテレック ス401液(日本EEJA社製、商品名)、0.4A/ dm<sup>2</sup>の条件で行った。このときのニッケルめっき22 1の厚さは $2\mu$ m、金めっき222の厚さは $0.1\mu$ m であった。図2(c)に示すように、前記ドライフィル ムのめっきレジストを、メチルエチルケトンに浸漬して 剥離除去した後、所定の場所にNCドリル機により、ス ルーホール31となる穴をあけ、無電解銅めっき液であ るL59(日立化成工業株式会社製、商品名)に浸漬 し、厚さ25µmに銅53を析出させた。更に、その銅 53の表面に、外層回路26の形状にエッチングレジス トを形成し、エッチング液としてアルカリ系エッチング 液を用いて、エッチングレジストから露出した銅53を エッチング除去して、外層回路26を形成した。このと きに、キャビティの内側にはエッチングレジストを形成 しなかったので、内部接続端子21b、21cが露出 し、めっきリード24b、24cはエッチング除去され た。その後、ソルダーレジスト用ドライフィルムである SR-7000(日立化成工業株式会社製、商品名)を ラミネートし、図2(d)に示すように、外部接続端子 の箇所を除いてソルダーレジスト27を形成し、更に、 めっきレジスト用ドライフィルムであるH-K650 (日立化成工業株式会社製、商品名)をラミネートし、 キャビティ部を保護するように、めっきレジスト28を 形成し、外部接続端子に、接続を強化するためのめっき 22として、ニッケルめっきと金めっきを続けて行っ た。このときのニッケルめっきは、ワット浴の無光沢ニ ッケル浴で、電流密度1.3A/dm²、金めっきは、 テンテレックス401液(日本EEJA社製、商品 名)、0.4A/dm<sup>2</sup>であった。このときのニッケル めっきの厚さは $2\mu$ m、金めっきの厚さは $0.1\mu$ mで あった。その後、ヒートシンク41を接着し、外形加工 により所定のサイズに個片加工した。次に、図2(e) に示すように、裏面にダイボンディングフィルムを貼り 合わせた半導体チップ6を、ヒートシンク41の上に接 着・固定し、半導体チップ6の端子と内部接続端子21 をボンディングワイヤ7で接続した後、封止樹脂8で封 止した。

【0022】本実施例の効果として、最外層の基板を窓加工して積層した事により、キャビティ部の蓋を加工しキャビティを露出させないようにした事により、加工位置精度が向上した。更に、キャビティ部の先にニッケル金めっきを行い、永久ソルダーレジスト形成後外層パッド部のニッケル金めっきを行うことにより、金めっき厚さがキャビティ部を厚く、外層パッド部を薄く設定することができる事によい、外部接続の信頼性が向上することができた。

#### [0023]

【発明の効果】以上に説明したとおり、本発明によって、小型化にすぐれ、外層回路にも内部接続端子と同じ種類の、接続を強化するめっきを行う場合でも、めっきの膜厚のばらつきが少なく、内部接続端子のワイヤボンディング性に優れ、かつ外部接続端子の接続信頼性に優れた半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージを提供することができた。

### 【図面の簡単な説明】

【図1】(a)~(d)は、それぞれ、本発明の原理を説明するための各工程での断面図であり、(e)は、その実施態様の一例を示す断面図である。

【図2】(a)~(k)は、それぞれ本発明の一実施例を示す、各工程における断面図である。


【図3】(a) $\sim$ (e)は、それぞれ、本発明の他の態様を示す断面図である。

【図4】(a) ~ (f) は、それぞれ、従来例を示す、 各工程での断面図である。

#### 【符号の説明】

- 6. 半導体チップ
- 7. ボンディングワイヤ
- 8. 封止樹脂
- 10,10a,10d,110. 開口部を有する基板
- 13. 保護膜
- 15, 15a, 15d. 銅箔
- 16. 放熱を行うための金属層
- 120,20,20b,20c. 内部接続端子を有する 基板
- 21, 21b, 21c. 内部接続端子
- 22. 接続を強化するためのめっき
- 23b, 23c. 内層回路
- 24b, 24c. めっき用リード
- 26. 外層回路
- 27. ソルダーレジスト
- 28. めっきレジスト
- 29. 外部接続端子
- 30,130.スルーホール
- 31,131.スルーホールとなる穴
- 41. ヒートシンク
- 100. 内部接続端子を保護するための基板
- 201. 下の基板
- 202. 上の基板
- 131. スルーホール
- 126. 外層回路
- 122. 接続を強化するためのめっき

# 【図1】



# 【図2】

